隼瞻科技创始人曾轶判断，AI 正在彻底改写处理器行业的权力格局——过去由芯片公司定义架构、应用方被动适配，如今变成 AI 模型决定芯片架构。这家 2022 年成立、团队约二十人的 RISC-V DSA 初创公司，已将 AI 代码生成引擎引入处理器设计流程，目标是用「Copilot 模式」把定制一颗处理器的门槛从数年压缩到两三个月。
曾轶判断，AI 极大改变了、甚至可以说完全打破了整个处理器架构的格局。核心变化在于设计范式的决定权正在转移：
客户基于英特尔这类通用 CPU 运行各种算法，CPU 地位稳固，其他人跟着芯片公司写程序。
不同模型对算力需求截然不同，单一通用 CPU 无法高效支撑。端侧落地需要专用芯片运行特定模型。
在处理器微观层面，CPU 的角色正在弱化。面对 AI 模型，负责矢量处理的 VPU 和负责张量计算的 NPU 反而变得更为关键。曾轶认为，RISC-V 之所以能在此刻脱颖而出，正是因为这些处理单元都需要高度面向模型进行定制——不同模型需要不同的定制指令，这些指令在 ARM 和英特尔等封闭架构上要么不存在，要么效率极低。
这一趋势已在产业界形成共识。高通、特斯拉相继收购 RISC-V 公司，Google、Meta 乃至英特尔自身，都与 RISC-V 公司建立了深度合作，无一例外将开放、可修改的 RISC-V 架构作为下一代 AI 处理器的基座。
五到十年前，一家小型公司涉足 CPU 设计几乎不可想象。曾轶透露，隼瞻与合作伙伴在两个月内便推出了一款新 CPU。近期隼瞻将 AI 进一步导入代码生成引擎，曾轶在内部说：「我们要做处理器行业的 Claude Code。」
隼瞻是国内唯一一家同时做 IP 和 EDA 两个领域的企业。曾轶此前在 Codasip 的经历奠定了这一理念基础——IP 与 EDA 之间存在天然共性，两者都服务于半导体行业和芯片企业，边界并不泾渭分明。
新思与楷登走的也是类似路径，同样拥有对标的解决方案。隼瞻的做法是以 IP 为核心，同时配套提供 EDA 平台，使客户能够基于该平台完成定制。
在技术层面，隼瞻用更高层次的工具平台替代了工程师「自己手搓」的模式：客户只需定义顶层架构，底层的编译器、代码、验证平台均由工具自动生成。这相当于在保留碎片化差异化优势的同时，在相当程度上消解了它带来的风险。
商业进展已跑通：今年上半年业绩已达去年全年水平，全年营收翻番可能性大。上海浦东 DSA 领域计算实验室已挂牌，与浦东软件园共建，由 RISC-V 工委会指导——命名刻意去掉「隼瞻」，定位为开放式平台，面向企业、研究机构、高校和极客组织。
本文核心信息主要来自单一企业创始人的访谈自述，包括营收翻番、验证覆盖率、交付周期等关键数据均为单方披露，未见第三方复测或客户侧交叉验证。读者宜将其视为一家 DSA 初创公司的战略主张与自我定位，而非已成定局的产业事实。其中「定制带来的差异化优于可迁移性」「客户主动要求绑定」等判断，在商业模式上逻辑自洽，但样本范围有限。
值得抽离的客观信号是：高通、特斯拉收购 RISC-V 公司、Google/Meta/英特尔与 RISC-V 深度合作等动向均有公开产业记录可查，架构决定权从芯片厂向模型厂转移的趋势本身有支撑。曾轶对「碎片化不是坏事而是差异化竞争的前提」这一澄清，也是对 RISC-V 长期争议的一个有效切面。
隼瞻已在上海浦东成立 DSA 领域计算实验室（与浦东软件园共建，RISC-V 工委会指导），面向企业、研究机构、高校及极客组织开放参与。
关注 RISC-V 工委会 → 获取实验室开放动态