🔌 高压供电 · 技术突破

2200V GaN 技术商用化，AI 数据中心 1500V 供电架构迎来关键器件

8 月 5 日，Power Integrations 宣布 PowiGaN 氮化镓技术额定电压提升至 2200V，为 AI 数据中心 1500V 配电架构提供了单颗高压器件方案。当前 800V DC 架构下机柜功率已逼近 1MW，向 1500V 升级可降电流、减损耗，而 2200V 器件正是这一升级的入场券。

综合公开信息整理• 2026-08-06• 全文约 4 分钟读完
#AI 数据中心 #GaN 高压 #1500V 配电架构 #Power Integrations
2200V PowiGaN 商用额定电压
1500V 下一代 AI 数据中心配电目标
1MW+ 单机柜功率趋势，800V 电流瓶颈

⚡ 30 秒速览

  • 技术突破：PI 将横向 GaN 商用额定电压从 1250V 推至 2200V，基于已验证的 2300V 物理击穿能力，可靠性验证全部通过。
  • AI 数据中心价值：1500V 配电架构是行业路线图下一步，2200V 器件可单颗覆盖 bus 电压，消除多颗串联的复杂度和可靠性问题。
  • 效率优势：GaN 无体二极管反向恢复，开关频率高，PI 实测在 15ns 死区下仍保持 ZVS，而 SiC 已丢失——高频化直接缩小磁性元件体积。
  • 竞争格局：PI（cascode 高压）与英诺赛科（全链路 GaN）、ST（系统级方案）三路并进，GaN 在 1200V-2200V 段开始挤压 SiC 领地。
  • 待验证：2200V 器件完整 datasheet 参数、可靠性数据、实际设计导入节奏尚未公开，1500V 架构本身仍处路线图阶段。

01为什么 2200V 不是新闻，2300V 才是

理解这个判断，需要回到器件物理。PI 的 PowiGaN 是横向 GaN HEMT，其电压上限一直被认为是软肋——横向器件耐压靠漂移区长度，电压越高面积越大，且边缘电场集中。但 PI 在 2024 年 PCIM 论文中披露：1250V 额定的器件，典型击穿电压已达 2300V，关态漏电流在 2000V 以上依然稳定。

2300V 不是一次性的极限测试，而是“稳定击穿”——意味着器件可以稳定扛住。按行业 80% 降额惯例，2300V×80%=1840V，PI 完全可以早额定到 1700V 甚至更高。但他们选择了 1250V 起步，因为商用额定值还需要动态 RDS(on) 漂移、HTOL 寿命、浪涌鲁棒性等验证。

所以 2200V 这个数字的真正含义是：PI 的 GaN 平台在可靠性验证层面也跑通了。不是物理上能不能，而是工程上敢不敢的问题。PI 现在敢了。

实验室突破

物理击穿 2300V，但未完成商用量产验证。

商用额定 2200V

所有可靠性验证通过，可写入 datasheet，进入系统设计阶段。

注：对比帮助理解层级——实验室击穿电压与商用额定电压之间存在完整的可靠性验证门槛。

021500V 配电架构：AI 数据中心的下一个瓶颈

PI 在发布会上明确指出：“行业路线图指向 1500V 配电架构”，用于下一代 AI 数据中心。当前单机柜功率从 500kW 冲向 1MW 甚至更高，800V 的电流又开始变大，铜排变粗，线路损耗上升。从 800V 再往上一级到 1500V，电流再降一半，线路损耗再降四分之三。

800V DC 需要器件额定约 1000-1250V（含余量）。1500V DC 需要器件额定约 1875-2200V（含余量）。2200V PowiGaN 恰好覆盖 1500V DC 架构的器件需求。

800V当前主流 DC 电压
1500V下一代目标电压
2200VPI 器件额定值
1MW单机柜功率趋势

注：1500V 架构目前仍处于路线图阶段，但 PI 的 2200V 器件已提前就绪。

对当前 800V DC 架构，2200V 也有现实价值：消除堆叠。目前高压方案要么用低频 SiC，要么用多颗低压 GaN 串联——后者牺牲功率密度、增加复杂度。2200V 单颗器件可以一颗搞定 800V bus，系统架构更简洁，可靠性更高。

03cascode 架构：为什么 PI 能把 GaN 做高压

PI 的 PowiGaN 采用 cascode 结构：常开型 depletion mode GaN HEMT 串联低压 Si MOSFET。GaN 管子承担高压，Si 管负责控制。

🔧 cascode 的四个工程优势已验证

  • 栅极驱动简单：标准 0-10V 驱动，无需负压电源，与 Si MOSFET 兼容，设计成本大幅降低。
  • 第三象限损耗低：低压 Si 体二极管与 GaN 配合，等效压降约 0.7V，比 e-mode GaN 的 5V 低一个数量级。
  • ZVS 保持能力强：PI 实测在 15ns 死区时间下，SiC MOSFET 丢失 ZVS，GaN 仍保持——高频下效率优势直接体现。
  • 专有场板架构：控制横向 GaN 漏极边缘电场，实现 2300V 击穿电压，这是 2200V 额定的物理基础。
PI 的 cascode 方案将 GaN 的物理劣势（常开型、栅极窗口窄、第三象限损耗高）全部用工程手段化解，同时保留了 GaN 的核心优势。

04GaN 高压生态：三路并进，不是独角戏

2200V PowiGaN 不是 PI 一个人的独角戏。GaN 杀入高压领地，有三条路线在同步推进：

⚡

PI：电压天花板推手

cascode 路线，1250V→1700V→2200V，目标 1500V 架构。定位：先做别人没做的电压段，用可靠性数据蹚平路。

🔗

英诺赛科：全链路 GaN

从 800V 到 1V GPU 输出全用 GaN。在 OCP 2025 被 NVIDIA Keynote 重点展示，16 颗 GaN 替代 32 颗 Si MOSFET。

🧩

ST：系统级方案验证

12kW GaN LLC，1MHz/98% 峰值效率。证明 GaN 高压器件在真实系统里能跑通，磁性元件和 EMI 同步跟上。

三条路线互补：PI 蹚电压天花板，英诺赛科做全链路覆盖，ST 做系统级验证。当这三条线同时推进，GaN 在高压领域的产业生态就是多维度并进。

05需要进一步确认的情况

这篇文章写到这里，有几个问题需要诚实地说：我们还不知道。

  • 2200V 器件的完整参数：RDS(on)、Coss、Ciss、Qg、封装形式等尚未公开。从 1250V 器件 330mΩ 推，2200V 的 RDS(on) 可能更高。
  • 可靠性数据：动态 HTOL 时长、温度循环、浪涌测试等细节待 PI 后续技术文档。
  • 衬底方案：1250V 明确是 GaN-on-Si，2200V 是否仍用硅基衬底？若切换衬底，成本结构和竞争格局会不同。
  • 设计导入节奏：1500V 架构本身还在路线图阶段，没有批量落地。2200V 器件面临“器件就绪但架构未就绪”的时间差。
编辑核心判断

GaN 在高压领域的突破，正在重新定义 AI 基础设施的供电效率边界。当 1500V 配电架构从路线图走向落地，2200V 器件将成为成本与功率密度最优解，而 SiC 的领地将被压缩至 3.3kV 以上中压段。

▶关注后续

2200V PowiGaN 的完整 datasheet 与可靠性数据预计在 2026 年下半年随技术白皮书发布。建议关注 PI 官网及 OCP 峰会相关专题。

综合公开信息整理 → 持续追踪