中微半导体（AMEC）自主研发的 5nm 等离子体刻蚀机 Primo D-RIE® 已通过三星电子与SK海力士的产线评估，正式进入两家存储巨头的先进制程供应链。该设备专为 AI 芯片所需的极高深宽比（HAR）结构设计，是 HBM 与 3D NAND 制造的关键工具。
据产业链消息，中微半导体的 Primo D-RIE® 等离子体刻蚀机已通过三星电子与SK海力士的产线质量评估，获得进入其 5nm 及以下制程的资格。
两款设备的核心能力集中在极高深宽比（HAR）刻蚀——这是 HBM 与 3D NAND 制造中最困难的工艺环节之一。HBM 的 TSV 硅通孔、3D NAND 的堆叠沟道，都需要在 5nm 尺度上实现 70:1 以上的深宽比，这对刻蚀精度、均匀性和侧壁形貌控制提出了极高要求。
此前，该领域主要由东京电子（TEL）与泛林半导体（Lam Research）垄断。中微此次通过评估，意味着国产设备首次在 7nm 以下先进制程获得韩系巨头认可。
注：产线评估指设备通过内部工艺验证，可进入小批量试产阶段，并非立刻大规模采购。后续良率与产能爬坡仍需数月观察。
中微半导体这款设备的核心竞争力不是参数，而是工艺窗口的宽度——在同等精度下，能够容忍更大的工艺偏差，这对产线良率至关重要。
通常采用单一射频源，刻蚀速率与侧壁形貌之间难以兼顾。HAR 结构越深，底部刻蚀速率越慢，侧壁倾斜度控制越难。
采用双频解耦等离子体源，独立控制离子能量与密度，在 70:1 深宽比下仍能保持底部刻蚀速率 ≥ 80% 的初始值，侧壁角度偏差 < 0.5°。
除此之外，该设备还具备原位多区温度控制与实时终点检测能力，可在同一腔体内完成多种刻蚀步骤，无需频繁切换腔体。
注：双频解耦技术指通过两个独立的射频源分别调控等离子体的密度（影响刻蚀速率）与离子能量（影响各向异性），是 HAR 刻蚀的核心技术路径。
一个诚实的注脚：
这不是一次"突然的突破"。三星与 SK 海力士对中微设备的评估流程已持续超过 18 个月，期间经历了多轮工艺验证、可靠性测试与产线适配。
两家公司选择此时引入中微设备，背后有共同的产业逻辑：
HBM 与 3D NAND 的产能竞赛正在加剧。全球 AI 芯片需求爆发，HBM 的层数从 8 层向 12 层、16 层演进，3D NAND 的堆叠层数已突破 300 层。每一层增加，都意味着需要更多刻蚀步骤。三星与 SK 海力士同时面临日系设备供应瓶颈与地缘政治风险，引入第二、第三供应商成为必然选择。
中微设备的进入，正好填补了这一缺口。
HBM 与 3D NAND 是 AI 芯片的两大"血管"——前者提供高带宽内存，后者提供大容量存储。这两者的产能瓶颈，正在成为 AI 算力扩张的隐性天花板。
中微设备进入三星与 SK 海力士供应链，至少在三个层面产生直接影响：
第一，HBM 产能扩张加速。HBM 的核心工艺 TSV 硅通孔依赖 HAR 刻蚀，设备供应增加意味着产能爬坡速度提升。对 NVIDIA、AMD 等 AI 芯片设计公司而言，这是一个积极信号。
第二，3D NAND 层数突破门槛降低。300 层以上堆叠需要更复杂的刻蚀工艺，多源供应商竞争有助于降低设备成本与交付周期。
第三，国产替代的产业逻辑从"备选"走向"可选"。中微设备的能力已得到国际头部客户的验证，不再只是"国产替代"的标签，而是真正具备全球竞争力的产品。
但是，这并不意味着国产设备已经全面超越日系对手。中微在 HAR 刻蚀领域的优势集中在特定工艺节点，在更广泛的介质刻蚀、导体刻蚀领域仍落后于 TEL 与 Lam。这是一个点状突破，而非系统性领先。
中微 5nm 刻蚀设备通过韩系存储巨头评估，标志着中国半导体设备在 HAR 刻蚀这一关键赛道上，已从"追赶者"进入"同一梯队"，但技术与产能的全面追赶仍需至少 3-5 年。
中微半导体已在其官网公布 Primo D-RIE® 系列产品线，并开放产线验证申请。三星与 SK 海力士的批量采购决策预计将在 2026 年第四季度至 2027 年第一季度逐步明确。
www.amec-inc.com → 产品详情